共1 條記錄, 每頁(yè)顯示 10 條, 頁(yè)簽:
[1]
1樓
wangxinxin 發(fā)表于：2010-12-8 11:18:50
全球電子設(shè)計(jì)方案創(chuàng)新領(lǐng)先企業(yè)cadence 設(shè)計(jì)方案系統(tǒng)公司nasdaq：cdns今天發(fā)布了一款創(chuàng)新，可擴(kuò)展協(xié)同設(shè)計(jì)方案實(shí)現(xiàn)方案，應(yīng)用印制電路板pcb系統(tǒng)fpga設(shè)計(jì)方案。cadence? orcad?與 allegro? fpga system planner系統(tǒng)可縮減當(dāng)今復(fù)雜fpgas協(xié)同設(shè)計(jì)方案時(shí)間——那些具有大量引腳數(shù)目，bank與引腳分配規(guī)則精細(xì)化——同時(shí)通過(guò)發(fā)布具有自動(dòng)化fpga引腳位置感知，i/o分配綜合來(lái)減少風(fēng)險(xiǎn)。
由taray公司研發(fā)，cadencer客戶可通過(guò)原始設(shè)備供應(yīng)商oem協(xié)議獲得，這一獨(dú)一無(wú)二聯(lián)合實(shí)現(xiàn)方案供應(yīng)了提升correct-by-constructionfpga引腳分配，它可使pcb布線過(guò)程中減少引腳提升迭代次數(shù)，同時(shí)減少將fpga合并pcb設(shè)計(jì)方案所需層數(shù)。allegro fpga system planner通過(guò)fpga引腳自動(dòng)分配，還縮短了公司使用fpga在pcb系統(tǒng)上模擬asic時(shí)間。
“我嘗試了其它承諾簡(jiǎn)化fpga i/o復(fù)雜性難題工具，但沒(méi)有一個(gè)有象taray公司這樣完成方法，”harris公司gcsd信號(hào)完整tmt負(fù)責(zé)人roberto cordero說(shuō)道，“taray公司fpga i/o綜合技術(shù)信息是惟一一個(gè)能能讓我們?cè)谙到y(tǒng)級(jí)輸入我們?cè)O(shè)計(jì)方案意圖，它完全自動(dòng)將引腳分配一次合并到多個(gè)fpga中。taray公司技術(shù)信息將成為cadence公司產(chǎn)品一個(gè)強(qiáng)有力組合。”
對(duì)于日益增長(zhǎng)數(shù)據(jù)吞吐量對(duì)及越來(lái)越多功能，其產(chǎn)品導(dǎo)致大量引腳數(shù)fpga具有具有高速io需求。這些fpgas還具有更高級(jí)存儲(chǔ)器接口，更低功耗，從而完成客戶對(duì)研發(fā)更加“綠色”產(chǎn)品需。運(yùn)用這種更大容量，更多功能與先進(jìn)高速接口fpga，在pcb系統(tǒng)中，對(duì)及在pcb上運(yùn)用fpga進(jìn)行asic.模擬數(shù)目正在增加。 cadence公司orcad與allegro fpga system planner面向那些將fpga應(yīng)用pcb系統(tǒng)而面對(duì)挑戰(zhàn)系統(tǒng)公司與ic公司。
“現(xiàn)成多fpga原型板并不總是能足夠設(shè)計(jì)方案師條件，”xilinx公司硅硬件及使用資深總監(jiān)ed mcgettigan說(shuō)道，“運(yùn)用這種fpga i/o綜合技術(shù)信息，設(shè)計(jì)方案者可創(chuàng)造出一個(gè)新原型系統(tǒng)，同時(shí)比運(yùn)用基準(zhǔn)引腳提升手工方法快得多時(shí)間找出幾種互聯(lián)及組件設(shè)計(jì)方案方法。”
該技術(shù)信息在一一系列可擴(kuò)展實(shí)現(xiàn)方案中均可獲得，從orcad fpga system planner到allegro fpga system planner l, xl 對(duì)及gxl，并及orcad capture, orcad pcb designer，allegro design entry hdl 與 allegro pcb design產(chǎn)品緊密合并。fpga system planner縮減了將fpga合并到pcb時(shí)間，通過(guò)fpga資源最佳化運(yùn)用，增強(qiáng)了fpga性能，并通過(guò)減少密集布局，復(fù)雜與大量引腳數(shù) fpga所需pcb層數(shù)從而減少了pcb生產(chǎn)成本。
“cadence 公司fpga system planner一個(gè)創(chuàng)新實(shí)現(xiàn)方案，面向那些面對(duì)將現(xiàn)今大量引腳數(shù)目，復(fù)雜fpga合并到pcb設(shè)計(jì)方案過(guò)程挑戰(zhàn)設(shè)計(jì)方案團(tuán)隊(duì)”cadence公司副總栽charlie giorgetti,說(shuō)道，“這正是我們客戶期待從我們這里獲得能夠縮短pcb上有大量引腳數(shù)目fpga設(shè)計(jì)方案周期并減少管理風(fēng)險(xiǎn)那種技術(shù)信息，自動(dòng)化與創(chuàng)新。
共1 條記錄, 每頁(yè)顯示 10 條, 頁(yè)簽:
[1]