隨著新一代電子設(shè)備向更輕、更薄、更小和更高性能的趨勢(shì)發(fā)展，PCB設(shè)計(jì)也開始面對(duì)越來(lái)越多的新挑戰(zhàn)，如大引腳數(shù)的高密度封裝IC、更小的PCB面積、信號(hào)完整性(SI)和EMI問(wèn)題、電源完整性(PI)問(wèn)題、更復(fù)雜的設(shè)計(jì)約束等，這些問(wèn)題已使得傳統(tǒng)的PCB設(shè)計(jì)方法變得越來(lái)越力不從心。這也迫使今天的PCB設(shè)計(jì)工程師不得不努力尋找能夠適應(yīng)和解決這些不斷增加的復(fù)雜度難題的流程和方法學(xué)來(lái)幫助他們提高生產(chǎn)力。

正是為了幫助工程師解決上述日益迫切的設(shè)計(jì)挑戰(zhàn)，Cadence設(shè)計(jì)系統(tǒng)公司最近全面改進(jìn)和增強(qiáng)了Cadence Allegro系統(tǒng)互連設(shè)計(jì)平臺(tái)，全新的Allegro PCB設(shè)計(jì)平臺(tái)16.0版本真正獨(dú)特而革命性的地方在于Allegro PCB Design GXL工具采用的全局布線環(huán)境技術(shù)。這種革命性的技術(shù)結(jié)合了圖形化互聯(lián)流程規(guī)劃架構(gòu)和注重分層的全局布線引擎，為PCB設(shè)計(jì)師提供自動(dòng)化的、智能的規(guī)劃和布線環(huán)境。全局布線環(huán)境技術(shù)是同類產(chǎn)品中第一款提供了智能化自動(dòng)操作的解決方案，這是一次巨大的飛躍，確立了新的PCB設(shè)計(jì)典范。

Cadence Allegro平臺(tái)是基于物理和電氣約束驅(qū)動(dòng)的領(lǐng)先PCB布局和互連系統(tǒng)。最新升級(jí)版包含了針對(duì)物理和空間約束的最先進(jìn)的布線技術(shù)和全新方法學(xué)，它使用了Cadence約束管理系統(tǒng)，可在整個(gè)PCB流程中提供約束管理。該約束管理系統(tǒng)提供了一項(xiàng)先進(jìn)的新性能，可減少含先進(jìn)I/O接口設(shè)計(jì)的生成時(shí)間，這些接口包括PCI Express、DDR2、SATA等。該系統(tǒng)使設(shè)計(jì)師有能力生成和指定利用參考其他對(duì)象規(guī)則的約束。16.0版本還引入了讓工程師和設(shè)計(jì)師創(chuàng)造用戶自定義約束的能力，這些約束可以通過(guò)數(shù)學(xué)公式來(lái)表述。

其他升級(jí)包括支持先進(jìn)串行連接設(shè)計(jì)的算法建模、改進(jìn)的電路仿真、同Cadence OrCAD產(chǎn)品的無(wú)縫擴(kuò)展性、增強(qiáng)的協(xié)同性，以及新的用戶界面，從而可以提高生產(chǎn)力和可用性。全新Allegro平臺(tái)還為SI和PI提供了重大的新功能。

16.0版本Allegro平臺(tái)還在Allegro PCB SI及PCB PI中提供了新的功能，可縮短互連設(shè)計(jì)時(shí)間并提升產(chǎn)品性能和可靠性。這些性能包括了串行連接設(shè)計(jì)的顯著改進(jìn)，從而允許用戶精確預(yù)測(cè)6Gbps以上高級(jí)算法收發(fā)器通道的誤碼率概況。另外，通道兼容性和統(tǒng)計(jì)分析性能還允許用戶評(píng)估傳統(tǒng)通道，以便同高數(shù)據(jù)率收發(fā)器共用。

Allegro PCB PI選項(xiàng)可吸收來(lái)自IC及IC封裝設(shè)計(jì)工具的封裝寄生現(xiàn)象、裸片電容和轉(zhuǎn)換電流，以精確建立完整的電源供應(yīng)系統(tǒng)。結(jié)合靜態(tài)IR降分析，Allegro PCB PI用戶可以快速判斷電源分配系統(tǒng)是否能維持規(guī)范所述參考電壓。

全新的Allegro PCB設(shè)計(jì)平臺(tái)支持GHz以上的PCB設(shè)計(jì)，實(shí)際上2004年剛剛推出的Allegro PCB SI GXL就已經(jīng)開始支持GHz串行接口EMI分析和設(shè)計(jì)了，它能夠讓工程師在GHz范圍內(nèi)對(duì)互聯(lián)系統(tǒng)建立虛擬原型機(jī)，串行系統(tǒng)分析方法讓工程師可仿真數(shù)以千萬(wàn)比特的數(shù)據(jù)。在全新的16.0版本中，Cadence采用了另外一種分析方法，即使用統(tǒng)計(jì)分析實(shí)現(xiàn)信道兼容性。通過(guò)這種新功能，工程師將可以確認(rèn)其以往的信道設(shè)計(jì)可以與更新、更快的SERDES收發(fā)器兼容。擁有第一代PCI Express(2.5Gbps)設(shè)計(jì)的用戶將可以確認(rèn)設(shè)計(jì)能夠在PCI Express Gen2(5Gbps)驅(qū)動(dòng)器和接收器中正常運(yùn)作。

此外，工程師可以在設(shè)計(jì)運(yùn)行速度為6Gbps以上的串行系統(tǒng)時(shí)注入隨機(jī)或確定性的抖動(dòng)，以及負(fù)載循環(huán)失真。Allegro PCB SI GXL如今已能夠消化來(lái)自半導(dǎo)體制造商的算法模型，面向運(yùn)行速度在6Gbps以上的高級(jí)SERDES器件。新推出的16.0版本還加入了OpenGL圖形引擎，提供了改進(jìn)的圖形能力，可大幅提高用戶的工作效率。

Allegro PCB Design GXL