- 曙海教育集團論壇 (http://m.adgdgn.cn/bbs/index.asp)
-- Cadence PCB設計初中級 (http://m.adgdgn.cn/bbs/list.asp?boardid=57)
---- Cadence創新的全局布線環境技術大幅提高下一代PCB設計生產力 (http://m.adgdgn.cn/bbs/dispbbs.asp?boardid=57&id=2262)
-- 發布時間：2010-12-8 11:04:49
-- Cadence創新的全局布線環境技術大幅提高下一代PCB設計生產力
隨著新一代電子設備向更輕、更薄、更小和更高性能的趨勢發展，PCB設計也開始面對越來越多的新挑戰，如大引腳數的高密度封裝IC、更小的PCB面積、信號完整性(SI)和EMI問題、電源完整性(PI)問題、更復雜的設計約束等，這些問題已使得傳統的PCB設計方法變得越來越力不從心。這也迫使今天的PCB設計工程師不得不努力尋找能夠適應和解決這些不斷增加的復雜度難題的流程和方法學來幫助他們提高生產力。
正是為了幫助工程師解決上述日益迫切的設計挑戰，Cadence設計系統公司最近全面改進和增強了Cadence Allegro系統互連設計平臺，全新的Allegro PCB設計平臺16.0版本真正獨特而革命性的地方在于Allegro PCB Design GXL工具采用的全局布線環境技術。這種革命性的技術結合了圖形化互聯流程規劃架構和注重分層的全局布線引擎，為PCB設計師提供自動化的、智能的規劃和布線環境。全局布線環境技術是同類產品中第一款提供了智能化自動操作的解決方案，這是一次巨大的飛躍，確立了新的PCB設計典范。
Cadence Allegro平臺是基于物理和電氣約束驅動的領先PCB布局和互連系統。最新升級版包含了針對物理和空間約束的最先進的布線技術和全新方法學，它使用了Cadence約束管理系統，可在整個PCB流程中提供約束管理。該約束管理系統提供了一項先進的新性能，可減少含先進I/O接口設計的生成時間，這些接口包括PCI Express、DDR2、SATA等。該系統使設計師有能力生成和指定利用參考其他對象規則的約束。16.0版本還引入了讓工程師和設計師創造用戶自定義約束的能力，這些約束可以通過數學公式來表述。
其他升級包括支持先進串行連接設計的算法建模、改進的電路仿真、同Cadence OrCAD產品的無縫擴展性、增強的協同性，以及新的用戶界面，從而可以提高生產力和可用性。全新Allegro平臺還為SI和PI提供了重大的新功能。
16.0版本Allegro平臺還在Allegro PCB SI及PCB PI中提供了新的功能，可縮短互連設計時間并提升產品性能和可靠性。這些性能包括了串行連接設計的顯著改進，從而允許用戶精確預測6Gbps以上高級算法收發器通道的誤碼率概況。另外，通道兼容性和統計分析性能還允許用戶評估傳統通道，以便同高數據率收發器共用。
Allegro PCB PI選項可吸收來自IC及IC封裝設計工具的封裝寄生現象、裸片電容和轉換電流，以精確建立完整的電源供應系統。結合靜態IR降分析，Allegro PCB PI用戶可以快速判斷電源分配系統是否能維持規范所述參考電壓。
全新的Allegro PCB設計平臺支持GHz以上的PCB設計，實際上2004年剛剛推出的Allegro PCB SI GXL就已經開始支持GHz串行接口EMI分析和設計了，它能夠讓工程師在GHz范圍內對互聯系統建立虛擬原型機，串行系統分析方法讓工程師可仿真數以千萬比特的數據。在全新的16.0版本中，Cadence采用了另外一種分析方法，即使用統計分析實現信道兼容性。通過這種新功能，工程師將可以確認其以往的信道設計可以與更新、更快的SERDES收發器兼容。擁有第一代PCI Express(2.5Gbps)設計的用戶將可以確認設計能夠在PCI Express Gen2(5Gbps)驅動器和接收器中正常運作。
此外，工程師可以在設計運行速度為6Gbps以上的串行系統時注入隨機或確定性的抖動，以及負載循環失真。Allegro PCB SI GXL如今已能夠消化來自半導體制造商的算法模型，面向運行速度在6Gbps以上的高級SERDES器件。新推出的16.0版本還加入了OpenGL圖形引擎，提供了改進的圖形能力，可大幅提高用戶的工作效率。
 |
| Allegro PCB Design GXL |